Verwindung/Verbiegung/Wölbung Leiterplatte (Norm VS. Praxis)

Fragen und Diskussionen rund um die Fertigung und Prüfung von unbestückten Leiterplatten.

Verwindung/Verbiegung/Wölbung Leiterplatte (Norm VS. Praxis)

Beitragvon uewe » Fr 13. Mär 2015, 09:14

Hallo Forum

Ich bitte um eure Erfahrungen hinsichtlich "Verbiegung / Verwölbung" von unbestückten Leiterplatten.

Wir haben seit einiger Zeit Probleme mit dieser Thematik.
Gemäss meiner Interpretation der aktuellen Norm IPC610 (Kap. 10.2.7). sind die tolerierten Werte sehr grosszügig zu Gunsten des Leiterplattenherstellers.

Beipiel Verwindung: Die IPC 610 verweisst auf IPC-650 (Kap. 2.4.22):
https://www.ipc.org/TM/2.4.22c.pdf

In der IPC 610 wird für bedrahtete Baugruppen einen Grenzwert von 1.5% und für SMD 0.75% angegeben.
Gemäss der Berechnungsformel aus IPC-650 für ist die zulässige Verwindung (Twist) einer Leiterplatte:

Zulässige Verwindung = (2 * Diagonale * Limit_in_%) / 100

Beispiel: Leiterplatte 100x100[mm]
Diagonale = 141[mm]

Zulässige Verwindung THT = ( 2 * 141[mm] * 1.5% {für THT} )/ 100 = 4.2[mm]
Zulässige Verwindung SMD = ( 2 * 141[mm] * 0.75% {für SMD} )/ 100 = 2.1[mm]

Das bedeutet, wenn ich die Leiterplatte auf den Tisch lege, darf dann beim herunterdrücken der einen Seite, die andere um diese oben berecheneten Werte (4.2mm für THT und 2.1mm für SMD) abheben...

Mir blutet das "Techniker-Herz", wenn ich mir vorstelle, dass so eine Platte dann z.B. mit Distanzbolzen in ein Gehäuse "gezwängt" wird - die mechanische Belastung für die Baugruppe wird doch ungeheuerlich...

--> Frage an die Normen-Cracks: Ist meine Beurteilung/Beispiel richtig?

--> Frage an die Herren aus der Praxis: Wird so ein "Well-Blech" tatsächlich verarbeitet?

Danke für Eure wertvolle Hilfe und Erfahrungen.

Viele Grüsse
U. Weingartner
uewe
 
Beiträge: 2
Registriert: Mi 26. Mär 2014, 08:39

Re: Verwindung/Verbiegung/Wölbung Leiterplatte (Norm VS. Pra

Beitragvon staudinger » Fr 13. Mär 2015, 11:53

Hallo Herr Weingartner,

ich denke, dass der Faktor 2 durch die +/-Toleranz zustande kommt.
Das würde bei der beschriebenen 100 x 100 mm Leiterplatte bedeuten, dass die gegenüberliegende Ecke bei SMD 1.05 mm nach oben oder unten gebogen sein kann.
Trotzdem finde auch ich diese Werte sehr groß und nicht mehr zeitgemäß.
Spezifiziere ich jedoch kleinere Toleranzen, so gibt es jedesmal vom Leiterplattenhersteller Beschwerden, dass das nicht fertigbar sei.
In der Praxis habe ich es jedoch noch nicht erlebt, das Leiterplatten dermaßen verwölbt waren, es sei den es handelte sich um einen extrem unsymmetrischen Lagenaufbau.

Viele Grüße,

Reinhard Staudinger
Reinhard Staudinger (CID+)
ROHMANN GmbH
Benutzeravatar
staudinger
 
Beiträge: 19
Registriert: Do 20. Mär 2014, 16:11
Wohnort: 67227 Frankenthal

Re: Verwindung/Verbiegung/Wölbung Leiterplatte (Norm VS. Pra

Beitragvon uewe » Di 17. Mär 2015, 13:11

Hallo Herr Staudinger

besten Dank für Ihre schnelle Antwort!
Sie haben recht was den Faktor "2" betrifft.

In der IPC-650 wird dies sogar explizit begründet:
<<Note: This formula includes a factor of two because, by constraining
one corner of the sample on a surface plate, the vertical
deflection of twist is approximately doubled.>>



Was mich auch noch sehr interessieren würde:

Der besagte Print ist relativ klein (100x100mm). Der Lagenaufbau ist symmetrisch.
4-Innenlagen, welche aber komplett geflutet sind.
Es sind relativ viele grosse Bohrungen (ca. 40 Stk. mit 3mm) vorhanden, welche wiederum aber einigermassen homogen auf der Leiterplatte verteilt sind.

Was gibt es für denkbare Fehlerquellen bei der Herstellung der Leiterplatten (Material, Geflecht, Qualität, Prozess, ...)? Hat da jemand Erfahrung?

Besten Dank und freundliche Grüsse
U. Weingartner
uewe
 
Beiträge: 2
Registriert: Mi 26. Mär 2014, 08:39


Zurück zu Leiterplatte

cron